Versions-History von RAM Timings
Zum Begriff
RAM Timings
Änderung des Felds
Beschreibung am Mittwoch, 27. August 2003, 1:17:
+Intern ist der RAM in Zeilen und Spalten aufgeteilt. Um auf eine Speicherzelle zugreifen zu können, muß man von außen ein Signal für die Spalte und die Zeile anlegen. Beides braucht je nach verwendetem RAM zwei bis drei Takte. Diese Wartezeiten bezeichnet man als CAS Latency (CAS = Colum Adress Strobe, also Zeilen-Adressimpuls) und RAS Precharge Time (RAS = Row Adress Strobe).
<br>Zusätzlich dazu muß man nach dem Anlegen der Zeilenspannung nocheinmal 2 oder drei Takte warten, bis man die Spalte adressieren kann. (RAS-to-CAS Delay)
<br>
<br>Für diese drei Werte (CAS Latency, RAS Precharge Time und RAS-to-CAS Delay) sind jeweils die Werte 2 oder 3 zulässig. Diese werden oftmals einfach als Folge von drei Zahlen angegeben, also etwa 222, 322 oder 333.
<br>(Diese sind übrigends nach der Wichtigkeit von links nach Rechts geordnet. )
<br>
<br>Oftmals wird auch nur der erste Wert (CAS Latency) oder kurz CL angegeben, gefolgt von seinem Wert (CL2 oder CL3)
<br>
<br>Für die Leistung gilt allgemein bei Timingangaben: je niedriger, desto besser. Dies erfordert allerdings auch qualitativ gute Speicherchips.
<br>Es gibt noch einige andere Angaben über das Timing von RAMs, so etwa die Bank Cycle Time (tRAS) oder DRAM Leadoff Timing. Diese Werte sind aber eher selten anzutreffen und beinflussen die Geschwindigkeit nicht so stark wie die anderen Parameter
<br>
<br>
<br>Bei RAS-to-CAS Delay wird die Zeitspanne zwischen der Übermittlung des Zeilen- und des Spaltensignals eingestellt. Bei kürzeren Zeiten wird somit die Adresse schneller übermittelt.
<br>
<br>
<br>Die CAS Latenzzeit ist die Zeit, die dem Speicher nach Übermittlung der Adresse zur Lieferung der Daten gegeben wird.
<br>
<br>
<br>Und die RAS Precharge Time ist die Vorladezeit, die dem Speicher bis zum Neuladen einer gerade ausgelesenen Speicherzelle gegeben wird.